PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-259394

(43)Date of publication of application: 08.10.1993

(51)Int.CI.

H01L 27/04

(21)Application number: 04-310129

(71)Applicant: SGS THOMSON MICROELECTRON

INC

(22)Date of filing:

19.11.1992

(72)Inventor: BISHOP WILLIAM A

ZAMANIAN MEHDI

CHAN TSIU C

(30)Priority

Priority number : 91 794488

Priority date: 19.11.1991


Priority country: US

(54) PROTECTIVE STRUCTURE AGAINST ELECTROSTATIC DISCHARGE

(57)Abstract:

PURPOSE: To provide a structure for implementing an electrostatic discharge protective circuit in an integrated circuit.

CONSTITUTION: A protective circuit has a diode 11 acting as a trigger unit, and a lateral bipolar transistor 13. The lateral bipolar transistor 13 employs a first diffusion region connected with an external terminal, i.e,. a collector region, and a second diffusion region, i.e., an emitter, on the side opposite to a first field oxide. It is further connected with a substrate or an epitaxial layer, i.e., a base. When a junction breakdown takes place in the diode 11, the base- emitter junction of the lateral bipolar transistor 13 is forward biased, and the transistor is turned off. Consequently, the internal circuit 23 is protected.



LEGAL STATUS

[Date of request for examination]

08.11.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3221942

[Date of registration]

17.08.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-259394

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl.5

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 L 27/04

H 8427-4M

審査請求 未請求 請求項の数20(全 11 頁)

(21)出願番号

特願平4-310129

(22)出願日

平成 4年(1992)11月19日

(31)優先権主張番号 794488

(32)優先日

1991年11月19日

(33)優先権主張国

米国(US)

(71)出願人 591236448

エスジーエスートムソン マイクロエレク トロニクス, インコーポレイテッド SGS-THOMSON MICROEL ECTRONICS, INCORPORA アメリカ合衆国, テキサス 75006,

カーロルトン, エレクトロニクス ドラ イブ 1310

(74)代理人 弁理士 小橋 一男 (外1名)

最終頁に続く


(54)【発明の名称】 静電放電保護構成体

(57) 【要約】

(修正有)

【目的】 静雷放雷保護回路を集積回路内において実現 するための構成体を提供する。

保護回路は、トリガ用装置として作用するダ イオード11及び横方向バイポーラトランジスタ13を 有している。横方向バイポーラトランジスタは、第一拡 散領域を使用しており、該領域に対して、外部端子がコ レクタ領域として接続されており、該拡散領域から第一 フィールド酸化物構成体と反対側の第二拡散領域がエミ ッタとして接続されており、且つ基板乃至はエピタキシ ャル層がベースとして接続されている。ダイオード11 が接合ブレークダウンを発生すると、横方向トランジス タ13のベース・エミッタ接合が順方向バイアスされそ のトランジスタはターンオンされる。それにより内部回 路23が保護される。



【特許請求の範囲】

【請求項1】 集積回路用のESD保護回路において、 第一及び第二端子が設けられており、前記第一端子は前 記集積回路外部から外部的に信号を通信し、第一導電型 にドープされており且つ前記第一端子に接続されている 本体の半導体表面における第一ドープ領域が設けられて おり、前記半導体表面は第二導電型であり、前記表面に 第一絶縁性構成体が設けられており、前記第一絶縁性構 成体は前記第一ドープ領域の外側端部を画定しており、 その下側の前記表面の一部は第二導電型であり、前記表 面において且つ前記第一絶縁性構成体を取囲んで第二ド ープ領域が設けられており、前記第二ドープ領域は第一 導電型であり且つ前記第二端子に結合されており、前記 表面において且つ前記第二ドープ領域を取囲んで第二絶 縁性構成体が設けられており、前記第二ドープ領域の周 囲回りの前記第二絶縁性構成体の長さの実質的な部分が それを横断して実質的に一様な距離を有しており、前記 表面において且つ前記第二絶縁性構成体を取囲んで第三 ドープ領域が設けられており、前記第三ドープ領域は第 二導電型であり且つ前記第二端子へ結合されていること を特徴とする回路。

【請求項2】 請求項1において、更に、前記第一絶縁性構成体の下側に位置して第四ドープ領域が設けられており、前記第四ドープ領域は第二導電型であり且つ前記半導体表而よりも一層高度にドープされていることを特徴とする回路。

【請求項3】 請求項1において、前記第二絶縁性構成体を横断する距離は前記第一絶縁性構成体を横断する距離よりも一層大きいことを特徴とする回路。

【調求項4】 請求項1において、更に、第一導電型であり且つ前記第一ドープ領域の一部の下側に位置して第一ウエル領域が設けられていることを特徴とする回路。 【請求項5】 請求項4において、前記第一端子が金属コンタクトにより前記第一ドープ領域へ接続されており、且つ前記第一ウエル領域が前記金属コンタクトの位置の下側に存在していることを特徴とする回路。

【請求項6】 請求項5において、前記第一ウエル領域が前記第一絶縁性構成体に隣接する前記第一ドープ領域の一部の下側には存在しないことを特徴とする回路。

【翻求項7】 請求項5において、更に、第一導電型で且つ前記第二ドープ領域の一部の下側に位置して第二ウエル領域が設けられており、前記第二端子が金属コンタクトにより前記第二ドープ領域へ接続されており、且つ前記第二ウエル領域が前記第二ドープ領域に対する前記金属コンタクトの位置の下側に位置していることを特徴とする回路。

【請求項8】 請求項1において、前記第一端子が入力端子であることを特徴とする回路。

【 請求項 9 】 請求項 8 において、更に、入力バッファ 横脚 回路が設けられており、且つ前記第一ドープ領域と前記 50 路。

入力バッファ回路との間に接続して抵抗が設けられていることを特徴とする回路。

【請求項10】 請求項1において、前記第一端子が出力端子であることを特徴とする回路。

【請求項11】 本体の第一導電型の半導体表面に形成 されており且つ第一端子と電源端子とを具備する集積回 路における静電放電に対する保護回路において、前記第 一端子へ接続した第一側部と前記半導体表面へ接続した 第二側部とを具備するダイオードが設けられており、前 記表面に形成されており且つ前記ダイオードの前記第一 側部に接続された第二導電型のコレクタ領域と、前記表 面に形成されており且つ前記電源端子へ結合されており 且つそれらの間の前記表面における第一絶縁性構成体に より前記コレクタ領域から分離されている第二導電型の エミッタ領域と、前記表面に形成されており且つ前記電 源端子へ結合されている第一導電型のベースコンタクト とを具備する横方向バイボーラトランジスタが設けられ ており、前記エミッタ領域及び前記第一絶縁性構成体は 前記コレクタ領域の周囲を取囲んでおり、前記ベースコ 20 ンタクトは前記表面において第二絶縁性構成体により前 記エミッタ領域から分離されており、前記ベースコンタ クト及び前記第二絶縁性構成体は前記エミッタ領域の周 囲を取囲んでおり、前記第二絶縁性構成体の下側で前記 半導体表面の一部により画定された抵抗が設けられてお り、前記第二絶縁性構成体を横断しての距離はその長さ のほとんどに亘り実質的に一様であり、前記抵抗の値は 接合プレークダウンにおける前記ダイオードに応答して 前記表面と前記エミッタ領域との間の接合を順方向バイ アスするのに十分であることを特徴とする回路。

30 【請求項12】 請求項11において、前記第一導電型がN型であり且つ前記第二導電型がP型であることを特徴とする回路。

【請求項13】 請求項12において、更に、前記第一 絶縁性構成体の下側にN型ドープ領域が設けられてお り、前記N型ドープ領域は前記半導体表面よりも一層髙 度にドープされていることを特徴とする回路。

【請求項14】 請求項11において、更に、前記第一 絶縁性構成体の下側に第一導電型のドープ領域が設けら れており、前記ドープ領域は前記半導体表面よりも一層 高度にドープされていることを特徴とする回路。

【請求項15】 請求項11において、更に、前記第一端子に結合して機能回路が設けられていることを特徴とする回路。

【請求項16】 請求項15において、更に、前記第一端子と前記機能回路との間に結合して入力バッファが設けられていることを特徴とする回路。

【請求項17】 請求項11において、前記第二絶縁性 構成体を横断しての前記距離は前記第一絶縁性構成体を 横断しての距離よりも著しく大きいことを特徴とする回 路。 【請求項18】 請求項11において、前記第一端子は前記コレクタ領域への金属コンタクトにより前記ダイオードの前記第一側部へ結合されており、且つ、更に、前記金属コンタクトが前記コレクタ領域に対して形成されている位置の下側において第二導電型のウエルが設けられていることを特徴とする回路。

【請求項19】 請求項11において、前記ダイオードの前記第一側部が前記エミッタ領域から構成されていることを特徴とする回路。

【請求項20】 請求項19において、前記第一絶縁性 構成体に隣接する前記エミッタ領域の一部が、前記半導 体表面と冶金的接合を有することを特徴とする回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路の分野に関するものであって、更に詳細には、外部端子に接続された装置であってその様な端子における静電放電に対する保護を与えるための装置の構成に関するものである。

[0002]

【従来の技術】静電放電(ESD)からの損傷は、最近 の集積回路における顕著な故障のメカニズムであり、特 に、集積回路の物理的寸法がサブミクロン範囲に縮小す るに従いその傾向は顕著である。電気的には、集積回路 端子の一つ又はそれ以上の端子が、静電的に髙電圧に充 電された(最大で数千ボルトの程度)本体と接触するこ とにより発生する。このレベルの静電荷は、人間又は製 造装置に対して作用する摩擦電気効果及びその他のメカ ニズムにより容易に発生される。接触すると、集積回路 は、その活性装置及びDC電流経路を介して、充電され た本体を放電させる。しかしながら、電荷量が過剰であ ると、放電電流密度が集積回路を損傷する場合があり、 従って、その場合には、集積回路装置はもはや機能的な ものではなくなるか、又は集積回路がその後に寿命に関 した故障を発生する可能性が髙まる。従って、ESD損 傷は、製造における歩留り損失の原因であり、且つ使用 上における信頼性欠如の原因である。

【0003】当該技術分野において、各集積回路内に、該回路の外部端子へ接続してESD保護装置を設けることが一般的である。ESD保護装置は、ESDが発生した場合に充電された本体により安全に電荷を放電させるが、通常動作において集積回路の機能性を損なうものではないように十分な能力を有する電流経路を与えるべく構成されている。ESD保護装置を設けることは、必然的に、回路性能を劣化させる寄生的効果を発生し、例えば電気的性能を多化させる寄生的効果を発生し、例えば電気的性能に直接的に遅延を加えることとなる。従って、ESD保護装置に対するれることとなる。従って、ESD保護装置に対するれるが、通常動作期間中に決してトリガされることはなく、且つ回路性能に与える影響が最小である高い能力の電流経路を提供することで

4

ある。

【0004】バイポーラ集積回路用の従来のESD保護装置の一例は、Avery落「集積回路における過渡的保護構成体としてのSCRの使用(Using SCR・sas Transient Proteclion Structuresin lntegrated Circuits)」、電気的過大応カ/静電放電シンポジウムプロシーディングズ、(I1Tリサーチインスティテュート、1983)177-180頁の文献に記載されている。この文献に記載されている保護装置は縦型シリコン制御型整流器(SCR)である。公知の如く、SCRはほとんど抵抗なしで比較的大きな量の如く、SCRはほとんど抵抗なしで比較的大きな量の如く、SCRはほとんど抵抗なしで比較的大きな量のがであり、特に、「スナップバック」即ち「負抵抗」領域において動作すべくトリガされる場合にそうである。

【0005】ESD感度は、特に、金属-酸化物-半導 体(MOS)回路において鋭敏である。なぜならば、こ の様な回路は、バイポーラ回路における場合の如く、埋 め込み層に対する縦方向の導通に対して、横方向の表面 尊通に主に依存するものだからである。更に、MOSト ランジスタのゲート絶縁膜は通常過剰電圧条件に対して 極めて感度が高く、特に、10nm以下の程度の厚さの 極めて薄いゲート絶縁膜を有する最近の回路においてそ のことがいえる。MOS回路において有用な横方向SC Rの一例は、Rountree et al. 著「アド バンストCMOSプロセス用の処理寛容性入力保護回路 (AProcess-Tolerant Input Protection Circuit for Ad vanced CMOS Processes)」、電 気的過大応力/静電放電シンポジウムプロシーディング ズ、(EOS/ESDアソシエーション及び11Tリサ ーチインスティテュート、1988)201-205頁 の文献に記載されている。図2に関して202頁に記載 されている如く、この横方向SCRはNウエルと、P基 板と共通端子へ接続されているN+領域とにより形成さ れる寄生NPNトランジスタを有しており、一方寄生P NPトランジスタは、端子に接続されたP+領域と、N ウエルと、P基板とにより形成される。

【0006】横方向SCRを組込んだMOS技術に適し 40 た別の保護方法は、1990年1月23日に発行された 米国特許第4、896、243号に記載されている。この方法においては、SCRと並列接続されたフィールド プレートダイオードが、ESDイベントに応答して、最 初にターンオンする。より能力が高いが始動がより遅い 横方向SCRが、該文献の5欄36行乃至43行に記載 される如く、接合ブレークダウンによりその後にトリガ される。

[0007] 更に別の技術的背景としては、1987年 9月8日に発行された米国特許第4,692,781号 50 は、MOS集積回路におけるESD保護装置として使用

される厚いフィールド酸化膜のトランジスタを記載している。この文献は、更に、この様な装置の構成において 有用な特定のレイアウト検討事項、特に、拡散に対する 金属コンタクトと該拡散の端部との間の距離に関して記載している。

【0008】更に別の技術的背景としては、1989年8月8日付で発行された米国特許第4.855,620号は、出力装置用のESD保護方法を記載している。この文献によれば、厚いフィールド酸化膜トランジスタが出力ドライバの電源供給電圧よりも高い電圧でターンオリン、従って通常の動作が影響を受けることはない。1991年6月4日付で出願し本願出願人に譲渡されており「ESD保護回路(ESD Protection Circuit)」という名称の米国特許出願第711,549号は、特に出力装置に対しての、ESD保護装置として有用な横方向NPNバイポーラトランジスタを記載している。

【0009】更に別の技術的背景として、従来技術に基 づく別のESD保護方法を、図5a及び5bを参照して 以下に説明する。この方法は、従来の集積回路におい て、共通入力/出力端子を包含する出力端子に関して使 用されている。図5aに示した如く、N型基板102は 表面において幾つかのフィールド酸化膜分離構成体 10 6を有しており、それらの間に幾つかの活性領域10 8, 110, 111を画定している。層間絶縁層112 が該構成体の上側に設けられており、 金属電極 1 1 4 が それを介して下側に存在する活性領域108,110, 111と接触している。N型ウエル104は、メタリゼ ーション114がN型活性領域108とコンタクト即ち 接触する位置の下側に配設されている。更に、この従来 方法においては、VSSメタリゼーション114b及びN +領域108b,108cがボンドパッドPADの四つ の全ての側部の上に存在している。

【0010】図5bに示した如く、図5aの構成がNチャンネルプシュプル出力ドライバ内に組込まれている。図5aのN型活性領域111は、図5bのN型プルダウントランジスタ115のドレインである。図5aの構成体は、パッドPADへ接続された横方向バイポーラトコレクタとしてN+領域108aと、ベースとして基板102と、エミッタとしてN+領域108bとを有しており、図5aに示した如く、エミッタ領域108bにより接地(VSS)へ接続されており、図5aに示した如く、エミッタ領域108bにより接地(VSS)へ接続されておりを・ベースダイオードが与えられており、に、コレクタ・ベースダイオードが与えられており、に、コレクタ・ベースダイオードと考えられ直つ基板102はアノードと考えられる。同様な横方向バイポーラトランジスタがプルアップトランジスタ117と並列に形成されている。

【0.011】この従来の構成体においては、P+領域1

10がP型基板102と接触しており、且つ、通常動作において、電荷ポンプにより負電圧Vbbへ駆動され、集積回路内のトランジスタに対して(例えば、図5bの出力ドライバのトランジスタ115、117)へバックゲートバイアスを提供する。しかしながら、ESDイベントは、通常、集積回路がパワーアップされていない場合に発生するので、基板102は、ESDイベント期間中に、実効的にフローティング状態にある。

【0012】上述した如く、ESDイベント期間中に安 10 全に電荷を導通する実効的な方法としてバイポーラ導通 が公知である。しかしながら、図5a及び図5bの方法 においては、N+領域108aと基板102との間のダ イオードのブレークダウンを発生させるために充分に正 の電圧をパッドPADに印加すると、寄生バイポーラト ランジスタ113の状態は不定となる。何故ならば、ト ランジスタ113のベース(即ち、基板102)がフロ ーティング状態にあるからである。バイポーラトランジ スタ113の実効的ベース抵抗が小さい場合には、損傷 を発生するレベルの放電電流の場合であっても、バイボ 20 ーラトランジスタ113はターンオンすることはない。 (ベース・エミッタ電圧はベース・エミッタ接合を順方 向バイアスするのには不充分である。) 更に、N+領域 108b, 108cがパッドPADを取り囲んでいる が、ベースコンタクト領域110はそうではない。そう であるから、該トランジスタの実効ベース幅は制御され ることはなく、ある箇所において電流クラウディングが 発生する可能性があり、バイポーラ導通を制限する (但 し、開始された場合)。

[0013]

【発明が解決しようとする課題】本発明は、制御される 30 ベース抵抗を回路内に容易に構成することが可能であ り、従って寄生バイポーラトランジスタESD保護装置 の安定な動作を与えるESD保護方法及び装置を提供す ることを目的とする。本発明の別の目的とするところ は、大きなベース幅のバイポーラトランジスタESD保 護装置を提供し、従って大きな放電能力を提供すること である。本発明の更に別の目的とするところは、ESD 保護を行なうためのターンオン電圧及び電流を制御する 改良した技術を提供することである。本発明の更に別の 40. 目的とするところは、通常の動作において与える性能の 劣化が最小であるような上述した技術を提供することで ある。本発明の更に別の目的とするところは、バイボー ラトランジスタが熱暴走から保護されている技術を提供 することである。

[0014]

【課題を解決するための手段】本発明は、制御され且つ一様な直列ベース抵抗を有する横方向バイポーラトランジスタにより集積回路内に組込むことが可能である。本回路の外部端子は、寄生バイポーラトランジスタのコレクタへ接続されている。該コレクタは、フィールド酸化

物構成体によりエミッタ領域から分離されている。金属が、ウエル上方の位置において高度にドープされたコレクタ領域及びエミッタ領域と接触しており、従って高度にドープした領域を介しての接合スパイクはリークを発生することはなく、これらのウエルはフィールド酸なく、これらのウエルはフィールド酸ではあり、ではカークタウンではあり、ではアークタウンでは高いなのでは、コレクタクトの間に設けられており、且つESDイベントの関に設けられており、且つESDイベントの場合が順方向バイアスされ、ボーラ・ランジスタ内に与えるために選択された長さを有している。

[0015]

【実施例】最初に、図1を参照すると、本発明の好適実施例に基づいて集積回路1内に構成された入力保護回路を詳細に説明する。本発明のこの実施例においては、パッド14aが集積回路1の外部端子として作用する。当該技術分野において公知の如く、パッド14aはワイヤーボンド又はその他のリードによりパッケージピン又は外部端子へ接続されている。従って、信号は、集積回路の通常動作期間中に、パッド14aにおいて受取られるか又はそこに供給され、一方、パッド14aがバイアス又は基準電圧を受取ることが可能である。図1に示した本発明の実施例は、集積回路1への入力端子に関連して使用される。

【0016】電源電圧VCCが本発明のこの実施例と関連 して使用されており、且つ、図1に示した如く、集積回 路の別の端子において受取られる。更に、一例として、 本発明のこの実施例の回路はN型基板内に製造され、そ のような場合、ESD保護用の横方向PNPバイポーラ トランジスタの製造が簡単化される。この例において は、横方向PNPバイポーラトランジスタ13は、その エミッタをVccへ接続しており且つそのコレクタをパッ ド14aへ接続している。ダイオード11は、そのアノ ードをトランジスタ13のコレクタへ接続しており、且 つそのカソードをバイポーラトランジスタ13のベース へ接続しており、更に抵抗9を介して電源電圧をVccへ 接続している。以下に説明する如く、抵抗9は、トラン ジスタ11のベース・エミッタ接合がダイオード11の 接合プレークダウン時に順方向バイアスされることを確 保すべく選択されている。この例においては、抵抗9の 抵抗値は、好適には、500Ωの程度である。

【0017】上述した如く、この例におけるESD保護方法は、集積回路1への入力に関連して使用されており、その場合に、集積回路1はMOS技術に従って製造される。従って、パッド14aは、集積回路1内の機能回路23への経路上において、入力パッファ21へ結合される。入力パッファ21における装置の寸法は、性能

上の理由から、通常、極めて小型に維持されており、従って、ESDイベントに対する入力バッファ21の放電能力は極めて限定されている。従って、この場合における如く、本回路のESDによって影響を受けることを更に減少させるために、パッド14aと入力バッファ21との間に接続して直列抵抗15を設けることが一般的抵抗15は、通常、1000Ωの程度の抵抗値を有している。この例においては、抵抗15は、N型基板内に形成したP型拡散抵抗であり、従って、Vccへ10ダイオード結合されている(VccはN型基板へ結合されている)。しかしながら、以下に説明する如く、本発明に基づく方法乃至は構成は、直列抵抗15を省略することが可能であるような充分な能力を有するものであることが意図されている。

【0018】次に、図1と関連して図2を参照すると、本発明の好適実施例に基づく入力保護回路の構成について説明する。物理的な構成を参照する図2中の参照番号は、図1においても、回路図内のそれらの位置を表わすために使用されている。

(0019] 本発明のこの実施例においては、集積回路が 6×10^{14} 原子数 $/cm^3$ のオーダーの不純物濃度を有する比較的軽度にドープされたN型基板内に形成されたNウエル3の表面に製造される。一方、N型領域には、それ自身、活性表面として作用することが可能成であり、更に、別の実施形態においては、ウエル3が形成なれる(文は、場合により、形成されることのない)N型領域には、基板上か、又はシリコン・オン・インシュレータ(絶縁体上のシリコン)の場合には、例えば二酸セータ(絶縁体上のシリコン)の場合には、例えば二酸化シリコン又はサファイヤなどの絶縁層上に形成したエピタキシャル層とすることが可能である。その説明からかな如く、本発明は、P型ウエルをその中に形成するか形成しない状態で、P型基板又はエピタキシャル層内に構成することが可能であり、従って、NPNバイポーラトランジスタを形成し且つ同一の利点を確保している

[0020] 基板2の表面の選択部分において、表面の活性領域を従来の態様で互いに分離するためのフィールド酸化膜構成体6a,6bが設けられている。フィールド酸化膜構成体6a,6bは、例えばシリコン局所酸化(LOCOS)などの従来の方法及びその修正方法に従って形成することが可能である。更に、フィールド酸化膜構成体6を形成する前又はそれを介してのいずれかにおいてチャンネルストップ注入を実施することが可能であり、それにより従来の態様で、両側の活性領域間の寄生フィールド酸化膜トランジスタのスレッシュホールド電圧を増加させる。

【0021】例えばN型基板2の表面におけるNウエル3a、3bなどのようなN型単結晶物質の表面においてフィールド酸化膜構成体が形成される場合には、フィー50 ルド酸化膜構成体下側のチャンネルストップ注入は通常

実施されることはない。何故ならば、寄生Pチャンネル フィールド酸化膜トランジスタのスレッシュホールド電 圧、及びそのパンチスルー電圧は、両方とも、通常充分 に高いものであり、このような注入を行なうことを必要 としないからである。しかしながら、本発明のこの実施 例によれば、ESD保護回路の点火乃至は開始電圧は、 フィールド酸化膜構成体 6 a 下側の接合ブレークダウン 鼈圧により決定される。その結果、フィールド酸化物構 成体6a下側の不純物濃度を増加させて、その接台ブレ ークダウン電圧を低下させ且つESDイベントにおける ESD保護回路の点火乃至は開始を容易とさせるため に、本発明のこの実施例に基づいては、フィールド酸化 膜構成体6下側のN型注入が好適である。フィールド酸 化の前に実施されるこのような注入の一例は、60ke Vのエネルギで 2. 8×10^{12} 原子数 $/ cm^2$ のドーズ で注入物質としてリンを使用しその結果フィールド酸化 膜構成体6の下側に3×10¹⁶原子数/cm³のオーダ -の表面不純物濃度が得られる(図2においてN型領域 7として示してある)。この注入は、本発明のこの実施 例に基づくESD保護回路の点火乃至は開始電圧を設定 することに加えて、更に、集積回路上のその他の箇所に おいてフィールド酸化膜トランジスタスレッシュホール ド電圧及びパンチスルー電圧を増加させ、特に、活性領 域間のフィールド酸化膜構成体6の長さが極めて狭い簡 所において、N型ウエル又は基板領域においての分離を 改善する。

【0022】図2の保護回路内において、高度にドープ したP型領域8a, 8bがフィールド酸化物構成体6a の両側に形成されている、P+領域8a、8bの深さ及 び不純物濃度は、好適には、製造上の容易性のために、 集積回路内におけるその他の箇所において形成されるP チャンネルトランジスタにおけるソース領域及びドレイ ン領域と同一である。P+領域8bは、更に、本発明の この実施例においては、フィールド酸化物構成体6bに より高度にドープしたN型領域10から分離されてお り、N型注入領域7が上に説明した如くその下側に形成 されている。P+領域8a,8bの各々において、比較 的軽度にドープしたPウエル4a, 4bがP+領域8 a. 8 bよりも一層深くN型基板2内に延在している。 例えば、P+領域8a, 8bの接台深さが $0.3\mu m$ の 程度である箇所においては、ウエル4a,4bの深さは 3. 0 μmの程度である。公知の相補的MOS (CMO S) 処理技術に基づいてNチャンネルトランジスタが形 成されている同一の集積回路上の他の箇所にはPウエル 4a、4bと同様のPウエルが位置されている。Pウエ ル4a、4bの不純物濃度は、好適には、例えば5×1 0¹⁵原子数/cm³ 乃至 5×10¹⁶原子数/cm³ の程 度の範囲のNチャンネル活性トランジスタに対して所望 のものに基づいて選択される。

【0023】高度にドープしたN+領域10がP+領域

8 bからフィールド酸化物構成体 6 a の反対側に形成されており、Nウエル 3 bに対するいわゆる「ストラップ」コンタクトとして作用している。当該技術分野にいて公知の如く、集積回路の通常の動作は、Nウエル 3 a、3 bに対するすべての冶金的接台が逆バイアスされて基板リークを防止するものであることを必要とび必要とび必要拡張を介してNウエル 3 b 3 b 3 b 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 b 3 c 3 c 3 b 3 c 3 c 3 b 3 c 3 c 3 c 3 b 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3 c 3

【0024】従来の層間絶縁層12が、集積回路におけ る他の箇所において設けられるのと同一の態様で、この 保護回路におけるコンポーネントの上側に存在してい る。層間絶縁層12の一例は、CVDにより付着形成さ れた二酸化シリコンの800nmの厚さの膜である。 P +領域8a,8b及びN+領域10のそれぞれへ接触す るために、層間絶縁層12を介してコンタクト開口18 a, 18b, 18cがエッチングされている。例えば、 シリコン、銅又は両方でドープされているアルミニウム 層の下側に存在するバリア金属層から構成されるメタリ ゼーション層14を層間絶縁層12の上側に形成し、従 来の態様で、P+領域8a,8b及びN+領域10ヘコ ンタクト即ち接触する。次いで、従来のパターン形成及 びエッチングを実施して、金属導体14a,14bの分 離されたものを画定し、尚、この例においては、導体 1 4 a が外部信号を印加することが可能なボンドパッドと して作用し、且つ導体14bはVcc電源電圧へ接続され ている。

【0025】本発明のこの実施例によれば、P+ウエル 4 a, 4 bがメタリゼーション層 1 4 が P + 領域 8 a, 8 bへそれぞれコンタクトする各位置の下側に存在して いる。従って、Pウエル4a、4bは、メタリゼーショ ン膜14内のアルミニウム原子が例えP+領域8a,8 bを貫通してスパイクを発生したとしても、そのスパイ クした金属はPウエル4a,4bとN型基板2との間の PN接合を短絡させるものでないことを確保している。 公知の如く、このようなスパイク発生は集積回路の局所 的加熱により加速され、ESDイベント期間中は電流密 度が極めて高いものとなる場合があるので(時間は短い ものであっても)、ESDイベントに対するP+領域 S a, 8 b の露呈は、図 2 の構成体においては、メタリゼ ーション14a, 14bからの接合スパイク発生の蓋然 性を増加させている。メタリゼーション層14からP+、 領域8a、8b内へ及びそれを貫通してのアルミニウム 50 原子の拡散に対する許容度は、本発明のこの実施例にお

いてはPウエル4 a, 4 bにより与えられている。何故ならば、Pウエル4 a, 4 bは、コンタクト18 a, 18 bの直下の位置において、冶金的PN接合をメタリゼーション14 a, 14 bから更に離れて基板2へ向けて移動させるからである。

11

【0026】更に、公知の如く、接合容量は治金的接合のいずれの側、特に一層高い濃度の側における不純物濃度に依存する。その結果、Pウエル4a、4bは、P+領域8a、8bがN型基板2と接触している区域を減少し、且つ基板2との一層軽度にドープした界面を与える。従って、本発明のこの実施例におけるP+領域8a、8bにより提供される寄生接合容量は、ウエル8a、8bが存在しない場合のものと比較して著しく減少されている。従って、集積回路の通常の動作性能に関する本保護装置の不所望の寄生的効果は、本発明のこの実施例においては著しく減少されている。

【0027】フィールド酸化物構成体6a及び上側に存 在する層間絶縁層12をゲート絶縁膜として考え、P+ 領域8a、8bをそれぞれドレイン及びソースとして考 え、且つパッド14aをゲート電極として考えて、規制 P チャンネルM O S トランジスタが図 2 の構成の中に存 在している。上述した如く、パッド14aもP+領域8 a と接触しており、従ってこの寄生トランジスタのゲー トはそのドレインへ接続している。メタリゼーション1 4 bがP+領域8a,8bとコンタクトしており且つV ccへ接続している。この寄生トランジスタのバックバイ アスノードはN+領域10及び基板2を介してVccへバ イアスされる。この構成により、寄生トランジスタが、 ゲート対ソース電圧(及びドレイン対ソース電圧)がこ の寄生トランジスタのスレッシュホールド電圧を超える と、P+領域8aと8b (即ち、Vccからパッド14 a) の間において導通する。フィールド酸化物6a及び 層間絶縁層12の厚さに起因し、且つ任意のチャンネル ストップ注入により補強されるその下側の基板2の不純 物濃度に起因して、このトランジスタのスレッシュホー ルド電圧が極めて高い値、例えば30Vの程度となるこ とがある。パンチスルー電圧も極めて高いものと予測さ れ、例えば20Vの程度である。

[0028] 以下に説明する如く、本発明の目的のためには、接合フレークダウンが、本発明のこの実施例においてPNPバイボーラトランジスタ13がトリガされるのに好適なメカニズムである。従って、フィールド酸化物構成体 6a に隣接するP+ 領域 8a の境界が、より軽度にドープしたPウエル4aではなく、ESDイベるとおいてブレークダウンが発生する接合を画定するのであることが望ましい(何故ならば、ブレークダウン電圧は、一層軽度にドープした接合の場合には著しくの調査といる。このことは、本発明のこの実施例においては、Pウエル4a、4bの端部を、例えば少なくとも1、0 μ mだけ、フィールド酸化物 6a の端部から充分

に離して位置させることにより達成されている。このような配置は、勿論、マスクしたウエルの注入により実施することが可能であり、又このようなウエルを形成するその他の多数の公知の技術のうちの任意の一つにより実施することが可能である。従って、Pウエル4a、4bは接合スパイキングに対して充分な保護を与えるものであるが、P+領域8aにおける接合ブレークダウン電圧に悪影響を与える程度に増加させるものではない。

12

【0029】上述した構成の例の場合、P+領域8aと10 Nウエル3aとの間の接合、特にP+領域8aと注入領域7との間の接合である図2の位置25における接合においての接合ブレークダウン電圧は16Vの程度である。従って、このスレッシュホールド電圧を超えるVCCと相対的なパッド14a上の負の電圧はP+領域8a及びNウエル3a(注入領域7における)の接合におけるダイオード11は、本発明のこの実施例におけるバイポーラトランジスタ13を介しての高容量放電等通のためのトリガ装置として作用する。トリガ用電圧、20 即ち接合ブレークダウン電圧は、領域7を形成する場合に使用されるN型チャンネルストップ注入ドーズにより選択することが可能である。

【0030】上述した如く、寄生Pチャンネルフィールド酸化物トランジスタのスレッシュホールド電圧は30 Vの程度であり、且つパンチスル一電圧は20Vの程度である。従って、MOS導通又はパンチスルーのいずれかにより寄生トランジスタをターンオンさせるのに必要な電圧よりも低い電圧において接合プレークダウンが発生する。然しながら、本発明のこの実施例に基づく構成体が、MOSスレッシュホールド電圧又はパンチスルー電圧が接合プレークダウンよりも低い場合であっても

(例えば、N型チャンネルストップ注入が実施されてい ない場台)、パッド14aにおいて負の極性のESDイ ベントを適切に放電することが意図されている。何故な らば、パンチスルーによるか又は反転されたチャンネル を介してのP+領域8a,8bの間の横方向導通が、通 。常、P+領域8aにおける電圧を接合プレークダウン電 圧より低く維持するのに充分なものではなく、従って、 ソース・ドレイン導通が存在する場合であっても、その 40 接合は尚且つ究極的には位置25においてブレークダウ ンする。フィールド酸化物トランジスタスレッシュホー ルド電圧及びパンチスルー電圧より低く接合ブレークダ ウン電圧を設定することは保護回路の点火(開始)電圧 を制御するために好適なものである一方、 P + 領域 8 a, 8bの間のソース・ドレイン導通がESDイベント 期間中にある量のエネルギを安全に放電させるべく作用 することが可能であり、従って、ある状態においては、 好ましい場合がある。

【0031】バイポーラトランジスタ13がこの構成体内に設けられており、それはコレクタとしてのPウエル

4 a と、エミッタとしてのP+領域8b(及びPウエル 4b) と、ベースとしてのNウエル3aを有しており、 P+領域8aはコレクタコンタクトとして作用し且つN +領域10はベースコンタクトとして作用する。この構 成体内には抵抗9も設けられており、それはエミッタ8 bとベース10との間に直列接続されている。本発明に よれば、抵抗9は、位置25におけるNウエル3aとP + 領域 8 a との間の接合のブレークダウン期間中に、バ イポーラトランジスタ13のベースとエミッタとの間に 電圧降下を与える。この電圧降下は基板102とP+領 域Sbとの間の接合を順方向バイアスするのに充分なも のであることが意図されており、バイポーラトランジス タ13の双方向導通を開始させる。公知の如く、バイポ ーラ導通は、高速応答を有すると共に高い容量の導通を 与え、且つそうであるから、ESD保護回路においては 魅力のあるメカニズムである。

【0032】本発明によれば、抵抗9の値を画定することによりバイボーラ(双極性)導通が簡単化され且日の調査が、従ってそれは接合プレークダウンからの導通がバイボーラ導通を開始させるのに充分に高い値を不不は地では、主に、Nウエル3 bの抵抗値は、主に、Nウエル3 bの形とは、Nウエルド酸化物構成体 N0 をであり、N0 との形とであり、N0 との距離はにより決定されるからであり、N0 からが N0 との距離はにより決定されるからであり、N0 が N0 を横断しての距離はにより決定されるからであり、N0 が N0 を N0 N0 を N0

【0033】その結果、本発明の好適実施例に基づく構成体は、ESD保護回路に対する点火(開始)電圧及びトリガ電流の両方の選択を行なうことを可能としている。点火電圧はフィールド酸化物6下側のN型不純物により選択され、それはドープ領域7を形成しており且つ接合ブレークダウン電圧を決定する。更に、バイポーラ導通をトリガするために必要な電流は、抵抗9の抵抗値により選択することが可能であり、且つフィールド酸化物構成体6bを横断しての距離dにより決定される。

【0034】次に、図3、4a、4bを参照して、上述したESD保護回路のレイアウトの一例について説明する。図4aはメタリゼーション14a、14bを形成する前のボンドバッド全体の位置を示している。公知の如く、好適には、機械的な強度を与えるためにフィールド酸化物6の上に金属ボンドパッドが形成される。本発明のこの実施例においては、ボンドバッド区域の中心にフィールド酸化物構成体6cが存在しており、P+領域8aがその回りを取囲んでいる。図2に関して上述した如

く、フィールド酸化物6cの全周囲の回りにおいてP+領域8a内にPウエル4aが設けられている。拡散領域15が、直列抵抗を形成するために、P+領域8aが、抵抗15が延在する側部を除いて、P+領域8aを取囲んでおり、チップ面積効率の目的のために、フィールド酸化物構成体6aを横断しての距離は、好適には、リークのための設計基準により設定されるものに対して最小とされる。P+領域8bがフィールド酸化物構成体6aを取囲んでおり、(抵抗15の位置を除いて全ての側部において)、図2に示した如く、その中にPウエル4bが形成されている。フィールド酸化物構成体6bがP+領域8bを取囲んでおり、N+領域10がフィールド酸化物構成体6bを取囲んでいる。

【0035】上述した如く、バイポーラトランジスタ1 3における抵抗9の値は、P+領域8bを取囲むフィー ルド酸化物構成体 6 bを横断する距離 d により設定され る。(即ち、N+領域10のベースコンタクトとN+領 域8aに最も近い側部におけるP+領域8bのエミッタ 20 コンタクトとの間の距離)。高い導電度の目的のために は、バイポーラトンランジスタ13のベース領域の幅が 最大であることが望ましい。更に、距離 d が比較的一様 であり、従って電流クラウディングが発生することのあ る局所的に幅狭の経路が存在しないことが重要である。 図4aに示した如く、ボンドパッドの角部における角度 を90度から約45度へ減少させることにより長さdの 一様性が得られる。従って、フィールド酸化物構成体 6 bを横断して距離がボンドパッドの全体の回りにおいて 実質的に距離 d に維持されており、その距離は 4 5 度の 30 角部におけるdよりもより大きいものである場合があ る。更に、角部における角度が45度以下であるこの構 成は、構成体の全幅にわたるより一様な接合ブレークダ ウンを与える。何故ならば、電界集中が90度の角部に おいて発生するものと比較すると減少されているからで ある。更に、P+領域8bの回りの周辺部を可及的に利 用することにより、バイポーラトランジスタ13のベー ス幅が最大とされており、従ってトランジスタ13の導 通能力が最大とされている。

【0036】次に、図4bを参照すると、金属ボンドパッド14a及び金属電極14bを形成した後の図4aの構成が示されている。複数個のコンタクト18aを介して金属ボンドパッド14aとP+領域8aとの間にコンタクトが形成されている。図4の領域3は図3に示した拡大図に対応している。コンタクト18aがパッド14aの周辺回りに分布されており、且つ、好適には、電流クラウディング効果を最小とするために長い長尺状のコンタクトではなく複数個の正方形又は丸いコンタクトとして形成されている。

【0037】Vヒヒへ接続されているメタリゼーション1 4bがパッド14aを取囲んでおり、且つその下側のP + 領域 8 b(不図示)への複数個のコンタクト18 bを有すると共に、その下側のN + 領域 1 0(不図示)への複数個のコンタクト18 c を有している。M O S 集積回路における入力パッドのこの例においては、コンタクトはパッド14 a の片側におけるP型拡散抵抗15 へのメリゼーション14 c により形成されている。ボリシゴンジャンパ19がメタリゼーション14 c へ接続されており、且つN + 領域 1 0 がその下側を延在することで、ッド14 a とM O S トランジスタのゲートとの間に 1 k 2 の程度の直列抵抗を提供しており、内部トランジスタのゲート絶縁膜のE S D イベントからの保護を与えている。

15

【0038】公知の如く、MOSトランジスタ用の出力 バッファは、通常、ESD保護のための直列抵抗を必要 とするものではなく、これは、ドライバトランジスタに より与えられる大きな面積及びそれを介しての放電に対 する大きな容量に起因するものであると考えられる。 M 〇S集積回路の入力は、速度のために、比較的小さな構 成体へ接続されているので、回路をESDイベントから 保護するためには直列抵抗が通常必要とされている。こ のような抵抗は、1 k Ωの程度であり、スイッチング入 力に対し回路の応答にRC遅延を挿入し、最近の回路の 場合には、このような遅延は0.25nsの程度である 場合がある。例えば髙速スタチックRAM等の髙性能装 置の場合には、このようなペナルティは極めて顕著なも のである。ベースをボンドパッドの回りに完全に配置す ることにより最大とされている本発明のこの実施例に基 づくバイポーラトランジスタ13の寸法及び容量(能 力)が、直列抵抗を取除くことを可能とする充分なES D能力を与え、従ってESD保護の装置性能に与える影 響を減少させることが意図されている。

【0039】図3は、特に、ESD保護装置のこの実施例のレイアウトの一部を示しており、説明の便宜上、上側に存在するメタリゼーション14a、14bの一部を切除している。図4から明らかな如く、図3に詳細に示した構成は、パッド14aの全ての4つの側部において存在している。

[0040] 動作について説明すると、パッド14aは、 V_{CC} と相対的ないずれの極性のESDイベントに露呈することも可能である。 V_{CC} と相対的に正極性のESDイベントの場合においては、P+領域8a(及びP+ウエル4a)とNウエル3aとの間のPN接合は順方向バイアスされ、且つ電流は安全に V_{CC} へ導通される。尚、その場合に、電流密度が集積回路のいずれの位置においても過剰なものでないように適切なレイアウトの考察が計られているものと仮定する。

【0041】電源電圧 V_{CC} と相対的にパッド14aへ印加される負の極性の電圧は、P+領域8aと、一方においては、Pウエル4a及び他方においてはN型基板2と

16

【0042】公知の如く、アバランシェ型のPN接合ブ レークダウンは、接合近くにおいての空間・電荷領域内 に多数の電子ー正孔対を発生する。これらの電子ー正孔 対は、正味の電流に影響を与え、電子は正にバイアスさ れた電極 (P+領域8 b及びPウエル4 b) へ向かって 移動し、かつ正孔は負にバイアスした電極(P+領域8 a及びPウエル4a)へ、移動する。P+領域8bにお ける接合とN+コンタクト領域10との間の距離にわた ってのN型基板2の抵抗値に起因して、N型基板2内に 電圧降下が発生する。 フィールド酸化物構成体 6 b を横 断しての距離dの適切な選択は、この電圧降下がP+領 域8 bと基板2との間の接合を順方向バイアスさせるこ とを確保する。公知の如く、コレクタ・ベース接合の逆 バイアスと結合したエミッタ・ベース接合の順方向バイ アスは、コレクタとエミッタとの間においてバイポーラ 導通を発生させる。

【0043】上述した如く、この構成体においてはPNPトランジスタ13が存在しており、その場合N型基板2がベース(及びN+領域10がベースコンタクト)として考えられ、P+領域8b及びPウエル4bがエミッタとして考えられ、Pウエル4aがコレクタとして考えられ、Pウエル4aがコレクタ・エミッタ接合が順方向バイアスされる場合に、接合ブレークダウン及び抵抗9(主に、Nウエル3b)を横断しての横方向をPNアにより開始される導通に起因してこの横方向をPNアにより開始される導通に起因してこの横方向をPPカンジスタ13のバイボーラ導通がコレクタ(P中領域8b)との間におい、接近する。トランジスタ13のバイボーラ導通能力は、接右ブレークダウンのものを著しく超えており、従ってパッド14aと接触している負の静電荷が充電した本体を安全に放電させる付加的な能力を与えている。

【0044】バイポーラ導通の期間中であっても、適切なレイアウトがなされていない場合には熱暴走が発生する場合がある。再度図2を参照すると、トランジスタ13のエミッタとして作用するP+領域8bがフィールド酸化物構成体6aの端部からセットバックされていることに注意すべきである。従って、エミッタP+領域8bは、P+領域8bの導通度及び距離ELに依存して、ある量の直列抵抗を有している。従って、距離ELは、回

50

路に対する最小レイアウト基準よりも幾分大きなもので あることが望ましい。例えば、設計基準が活性領域8 b の端部の1. 0μm以内にこのようなコンタクトを設け ることを排除する場合には、距離ΕLは4.0μmの程 度とすることが可能である。このような構成により与え られる直列抵抗は、コレクタとエミッタとの間の直列抵 抗を組込んでおり、従ってバイポーラ導通期間中に発生 する「ホットスポット」の蓋然性を減少させており、熱 暴走に対する保護を与えている。

【0045】従って、上述した本発明の好適実施例は、 小さな特徴部寸法を有しており従ってESDイベントに 対して影響されやすい集積回路においてESDに対し安 全な導通経路を与えている。特に、本発明は、直列ベー ス抵抗を選択することを可能としており、従ってバイポ ーラ導道を開始させるのに必要な接合ブレークダウンか らのトリガ電流のレベルを制御することを可能としてい る。本発明の好適実施例によれば、ベース抵抗をその幅 にわたって一様にさせることが可能であり、バイポーラ 導通を排除することがある電流クラウディングを回避し ている。さらに、ベース領域の幅は、ボンドパッド端子 20 ンドパッドを示した概略平面図。 の複数個の側部上にバイポーラトランジスタを設けるこ とにより、本発明に基づいて最大なものとしている。

【0046】本好適実施例の付加的な特徴は更なる利点 を与えている。フィールド酸化物下側のチャンネルスト ップ乃至はパンチスルー注入は、トリガ用装置の接合ブ レークダウン電圧、従ってバイポーラトランジスタの点 火(開始)電圧を選択するために使用することが可能で ある。高度にドープした領域内にウエルを設け、金属ス パイキングに起因する接合リークに対する保護をはか り、且つさらに保護装置の既成接合容量を減少させるこ とにより、別の利点を得ることが可能である。バイポー ラトランジスタ内に直列エミッタ抵抗を組込むことが可 能であり、それにより、バイポーラ導通期間中におい て、局所化されたホットスポット及び熱暴走の蓋然性を 減少させている。コレクタ、ベース及びエミッタ領域へ の直接的な金属接続が、更に、低い直接抵抗を与えてお

り、従って最小の抵抗加熱で良好な導通を与えている。 【0047】以上、本発明の具体的実施の態様について 詳細に説明したが、本発明は、これら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を逸脱す ることなしに種々の変形が可能であることは勿論であ る。

【図面の簡単な説明】

本発明の第一の好適実施例に基づくESD保 護構成を示した概略図。

【図2】 本発明の第一の好適実施例に基づいて構成さ れた装置を示した概略断面図。

【図3】 上側に存在するメタリゼーションを介して部 分的に断面をとって示した図2の装置の一部概略平面

【図4a】 製造過程中における一段階においての本発 明の好適実施例に基づいて構成された装置を組込んだボ ンドパッドを示した概略平面図。

【図4b】 製造過程中における一段階においての本発 明の好適実施例に基づいて構成された装置を組込んだボ

【図 5 a 】 従来のESD保護装置を示した概略断面 図。


【図5b】 図5aに示した従来のESD保護装置の電 気的構成を示した概略回路図。


【符号の説明】

- 1 集積回路
- 2 基板
- 3 ウエル
- 6 フィールド酸化物構成体
- 30 9 抵抗
 - 11 ダイオード
 - 11 トランジスタ
 - 14a パッド
 - 15 直列抵抗
 - 21 入力バッファ


【図1】

【図4a】







[図2]



【図3】



【図5a】



PAD VBU VSS PAD

1112 106 108c 112 108b 112

111 106 110 104 106


110 104 106

110 104 106

110 104 106

110 104 106

[図5b]



フロントページの続き

- (72) 発明者 ウィリアム エイ. ビショップ アメリカ台衆国. テキサス 75063、 アービング、 イースト バレイ ランチ 9623
- (72) 発明者 メーディ ザマニアンアメリカ台衆国、 テキサス 75010,カーロルトン、 ハースストーン 2021
- (72) 発明者 チィウ シー. チャン アメリカ台衆国, テキサス 75006, カーロルトン, カメロ ドライブ 1633